之前因为工作项目需要，学了一段时间FPGA，用的是intel的ep4c，那会看了一下招聘软件，感觉FPGA招聘的职位没有单片机或者linux的多。最近几天闲着没什么事，就搜索一下，发现FPGA的岗位多了很多，而且很多大厂都开始招Fpger，待遇相当不错，很多都是芯片验证岗位，很多朋友没怎么接触过FPGA，其实这个是硬件编程，我当时学用verilog编程，写c语言的，学verilog比较容易混淆一些概念，并行，阻塞与非阻塞等等，总之开发调试难度比较高。

你在综合编译时，会产生配置文件，你只需吧配置文件下载到FPGA就行了，配置数据就会写入到FPGA或其配置芯片中。至于怎么写进去的，它有一定的时序，你不用管。FPGA生成的bit文件，就是一个Hex文件，你只需要按照器件推荐的时序要求写入FPGA即可。这部分的详细说明见使用器件配置说明哪个章节。其实，以Altera器件的PS模式为例，在datasheet上可以看到，将Program管脚拉低，然后等待FPGA的nStatus信号从低到高后，等待一段时间后开始送CLK和DATA0，待bit文件中数据送完，在保持一段时间CLK，等待DONE信号变高即可完成配置。

由于你的问题很模糊，我的理解，就是你想自己做一个下载FPGA的程序（如CPU配置FPGA），给出的这一个例子可以参考，如果使用Xilinx或Lattice的器件，配置方式略有差异，主要还是HEX文件的问题，datasheet上对于这部分的描述相对详细，建议你看看。

我只想说简单的几点，希望能够让你知道为什么自己这么迷茫：1.FPGA是电路设计，不是软件设计，基础是数电、verilog/VHDL、算法。你将这些基础先要理解，然后你才能真正的去设计FPGA，这个过程是比较长的。2.FPGA是一个比较复杂的设计过程，需要跟踪的书序信号非常之多，不是你凭空想象就可以理解各种信号的状态的，所以，你必须要仿真，跟着仿真结果去做你接下去需要做的每一步。

去这里把官方文档下下来：第167页的解释如图：看懂了没？就是如果说加了expand，那么derive_clocks等等这一类执行源时钟关联操作的宏指令将会在被写入SDC文件之前就已经得以预编译展开，而如果不勾选，则只是写入SDC文件，不预先执行预编译展开操作。

FPGA可以增强时序约束通过实现时序建模、设置时钟频率和实施时间互斥，即在设计代码中加入时间限制，使得同一条线上的信号不能同时出现在多个时钟周期内。另外，还可以使用资源锁定，以一种技术手段来约束时序，即在FPGA中通过一个可编程加锁器（PLL），根据硬件的指令，将某些资源和某个时钟信号绑定，因此将资源锁定，并利用绑定的时钟信号，对端口或寄存器进行赋值或控制操作。