这几天研究振动加速度信号的包络检测算法，用上位机根据包络信号的特点，根据二阶阻尼系统的特点，模拟产生出包络信号，并研究算法采用FFT和IFFT变换分析得到冲击信号、载波信号等波形。最终达到了很好的检测效果，但是FFT和IFFT变换的运算量大，需要高性能的DSP基本FPGA才能胜任，对于普通的单片机，需要采用数字滤波算法分离出各种信号。
1、CIC抽取滤波器FPGA实现【DSP】CIC（CascadedIntegratedCombfilters）指级联积分梳状滤波器。分为两种分别是内插和抽取；本文介绍抽取的实现。抽取就是间隔一定数量丢弃采样点的过程，但是对于带宽较宽的信号，直接丢弃采样点会造成混叠。为了抑制混叠，在抽取前面需要加入低通滤波器，滤波输出信号截止频率应该小于，是原始采样率，是抽取倍率。
原始CIC的抽取放在最后一步，其实可以简化。经过简化后结构如下：是differentialdelay，可以是任何正整数，但一般取1或2。是抽取倍率。定义级联数为，代表comb级联数或积分级联数，它们是对称的，图1中。系统函数下图：其中其中时：是归一数字频率，,是真实频率，是采样率。取模后画图：横轴0.5就是一半采样率点。
2、做基于FPGA的程控滤波器关于选择芯片的问题MAX291是一个截止频率可变的八阶巴特沃斯滤波器，截止频率可以随着外部时钟的变化而变化，你用FPGA控制DDS芯片产生频率可变的时钟就可以控制滤波器的截止频率了，DDS芯片有AD9851等等。1.看你们实验室有什么厂商的FPGA的开发板，以该厂商的FPGA为目标。如果没有，建议先选ALTERA的。2.分析程控滤波器算法，把算法分解为乘法和加法的组合。
用乘法器的个数在厂商网站上筛选FPGA3.分析算法中哪些参数需要用缓存暂存，然后统计缓存的大小和数量，以此在厂商网站上根据blockram个数筛选FPGA4.根据设计要求，考虑整个FPGA需要工作在多高的时钟频率上，根据该时钟频率来选择器件的等级5.如果以上筛选结果没有可以选择的，那么想想怎么改进算法吧。这个改进的过程称之为工程化。
3、低通滤波器的FPGA实现?可以使用自带的IP核，这样比较简单些。调用低通滤波器的IP核试试，低通滤波器其实就是两组数的乘累加，滤波器的系数肯定是固定的，用个ROM存储，输入数据则需要用双端口RAM存储了，因为乘累加嘛，肯定是要用到很多数的，用双端口RAM取数。一般来说，低通滤波器都在很低的数据速率下进行，因为每输入一个数据你就要计算很多次的乘累加，次数就是你的滤波器阶数，如果你的速率很高，那你需要的驱动时钟就更高了，有时候很难满足时钟约束。